

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

Attorney Docket No. 249/400

In re patent application of

Young-jin CHO, et al.

Group Art Unit: (Unassigned)

Serial No. (Unassigned)

Examiner: (Unassigned)

Filed: Concurrently

For: BISMUTH TITANIUM SILICON OXIDE, BISMUTH TITANIUM SILICON OXIDE
THIN FILM, AND METHOD FOR FORMING THE THIN FILM

CLAIM FOR CONVENTION PRIORITY

Commissioner for Patents
P.O. Box 1450
Alexandria, VA. 22313-1450

Sir:


The benefit of the filing date of the following prior foreign application filed in the following foreign country is hereby requested, and the right of priority provided in 35 U.S.C. § 119 is hereby claimed.

In support of this claim, filed herewith is a certified copy of said original foreign application:

Korean Application No. 2002-46306, filed August 6, 2002.

Respectfully submitted,

August 6, 2003
Date



Eugene M. Lee
Reg. No. 32,039
Richard A. Sterba
Reg. No. 43,162

LEE & STERBA, P.C.
1101 Wilson Boulevard Suite 2000
Arlington, VA 20009
Telephone: (703) 525-0978



별첨 사본은 아래 출원의 원본과 동일함을 증명함.

This is to certify that the following application annexed hereto
is a true copy from the records of the Korean Intellectual
Property Office.

출원 번호 : 특허출원 2002년 제 46306 호
Application Number PATENT-2002-0046306

출원 년 월 일 : 2002년 08월 06일
Date of Application AUG 06, 2002

출원인 : 삼성전자 주식회사
Applicant(s) SAMSUNG ELECTRONICS CO., LTD.




2002 년 08 월 21 일

특

허

청

COMMISSIONER



【서지사항】

【서류명】	특허출원서
【권리구분】	특허
【수신처】	특허청장
【참조번호】	0003
【제출일자】	2002.08.06
【국제특허분류】	C01B
【국제특허분류】	C01G
【국제특허분류】	H01L
【발명의 명칭】	비스무트 티타늄 실리콘 산화물, 비스무트 티타늄 실리콘 산화물 박막 및 그 제조방법
【발명의 영문명칭】	Bismuth titanium silicon oxide, bismuth titanium silicon oxide thin film and preparing method thereof
【출원인】	
【명칭】	삼성전자 주식회사
【출원인코드】	1-1998-104271-3
【대리인】	
【성명】	이영필
【대리인코드】	9-1998-000334-6
【포괄위임등록번호】	1999-009556-9
【대리인】	
【성명】	이해영
【대리인코드】	9-1999-000227-4
【포괄위임등록번호】	2000-002816-9
【발명자】	
【성명의 국문표기】	조영진
【성명의 영문표기】	CHO, Young jin
【주민등록번호】	710402-1058048
【우편번호】	403-021
【주소】	인천광역시 부평구 산곡1동 180-116 삼보아파트 가동 216호
【국적】	KR

【발명자】

【성명의 국문표기】 민요셉
 【성명의 영문표기】 MIN, Yo Sep
 【주민등록번호】 690318-1068117
 【우편번호】 156-072
 【주소】 서울특별시 동작구 흑석2동 279번지 32/4
 【국적】 KR

【발명자】

【성명의 국문표기】 박영수
 【성명의 영문표기】 PARK, Young Soo
 【주민등록번호】 641224-1056418
 【우편번호】 442-470
 【주소】 경기도 수원시 팔달구 영통동 풍림아파트 231동 304호
 【국적】 KR

【발명자】

【성명의 국문표기】 이정현
 【성명의 영문표기】 LEE, Jung Hyun
 【주민등록번호】 711128-1056211
 【우편번호】 442-470
 【주소】 경기도 수원시 팔달구 영통동 동아아파트 715동 802호
 【국적】 KR

【발명자】

【성명의 국문표기】 이준기
 【성명의 영문표기】 LEE, June Key
 【주민등록번호】 670613-1162611
 【우편번호】 442-470
 【주소】 경기도 수원시 팔달구 영통동 황골쌍용아파트 241동 504호
 【국적】 KR

【발명자】

【성명의 국문표기】 이용균
 【성명의 영문표기】 LEE, Yong Kyun
 【주민등록번호】 720914-1122945
 【우편번호】 449-840

【주소】 경기도 용인시 수지읍 죽전리 883-1 대진2차아파트 105동
104호

【국적】 KR

【취지】 특허법 제42조의 규정에 의하여 위와 같이 출원합니다. 대
리인 이영
필 (인) 대리인
이해영 (인)

【수수료】

【기본출원료】	20 면	29,000 원
【가산출원료】	29 면	29,000 원
【우선권주장료】	0 건	0 원
【심사청구료】	0 항	0 원
【합계】	58,000 원	


【첨부서류】 1. 요약서·명세서(도면)_1통

【요약서】

【요약】

본 발명은 화학식 1로 표시되며 파이로클로르(pyrochlore)상을 갖는 비스무트 티타늄 실리콘 산화물, 비스무트 티타늄 실리콘 산화물 박막, 그 제조방법 및 상기 비스무트 티타늄 실리콘 산화물 박막을 채용한 반도체 장치의 커패시터, 트랜지스터 및 이들을 채용한 전자 소자를 제공한다. 본 발명의 비스무트 티타늄 실리콘 산화물은 고유전율 특성을 갖고 있는 물질로서, 열적, 화학적 안정성이 우수하다. 이러한 비스무트 티타늄 실리콘 산화물로 된 박막은, 반도체 장치의 커패시터를 구성하는 유전체막과 트랜지스터의 게이트 절연막으로서 유용하게 사용할 수 있다. 상술한 비스무트 티타늄 실리콘 산화물 박막을 이용한 본 발명에 따른 커패시터와 트랜지스터를 채용하면 전기적 특성이 우수한 DRAM 등의 전자 소자를 제조할 수 있다.

【화학식 1】



상기식중, x는 0.8 내지 1.3의 수이고, y는 -1 내지 1의 수이다.

【대표도】

도 1b

【명세서】**【발명의 명칭】**

비스무트 티타늄 실리콘 산화물, 비스무트 티타늄 실리콘 산화물 박막 및 그 제조방법{Bismuth titanium silicon oxide, bismuth titanium silicon oxide thin film and preparing method thereof}

【도면의 간단한 설명】

도 1a는 본 발명의 일실시예에 따른 트랜지스터의 구조를 개략적으로 나타낸 도면이고,

도 1b-c는 본 발명의 일실시예들에 따른 커패시터와 트랜지스터를 채용한 메모리 소자의 구조를 개략적으로 나타낸 도면이고,

도 2는 본 발명의 실시예 1-3에 따라 제조된 Bi-Ti-Si-O 박막에 있어서, 기판 온도에 따른 비스무트-티타늄-실리콘 산화물 박막의 성장률의 변화를 나타낸 도면이고,

도 3은 본 발명의 실시예 4-6에 따른 Bi-Ti-Si-O 박막내의 Bi 함량을 ICP-AES(inductively coupled plasma-atomic emission spectroscopy)를 이용하여 분석한 결과를 나타낸 그래프이고,

도 4는 본 발명의 실시예 5에 따라 제조된 Bi-Ti-Si-O 박막의 SIMS(Secondary Ion Mass Spectrometer)를 이용한 분석 결과를 나타낸 도면이고,

도 5는 본 발명의 실시예 7에 따라 제조된 커패시터에 있어서, 비스무트-티타늄-실리콘-산화물 박막 형성용 프리커서 혼합물을 증착한 경우와, 열처리한 후의 Bi-Ti-Si-O 박막의 X-선 회절(XRD) 분석 결과를 나타낸 도면이고,

도 6a-b는 본 발명의 실시예 7에 따라 제조된 Bi-Ti-Si-O 박막의 열처리전 표면 상태를 나타낸 SEM(Scanning Electron Microscope)사진이고,

도 7a-b는 본 발명의 실시예 7에 따라 커패시터의 전기적 특성을 나타낸 그래프이고,

도 8은 본 발명의 실시예 8에 따라 제조된 Bi-Ti-Si-O 박막의 유전율을 나타낸 그래프이고,

도 9a-b는 본 발명의 실시예 9에 따라 제조된 Bi-Ti-Si-O 박막의 열처리전과 열처리후 표면 상태를 나타낸 SEM(Scanning Electron Microscope)사진이고,

도 10a-b는 본 발명의 실시예 9에 따라 커패시터의 전기적 특성을 나타낸 그래프이다.

도 11a-b는 본 발명의 실시예 7에 따라 제조된 Bi-Ti-Si-O 박막의 열처리 한 시편의 TEM 사진과 STEM-EDX를 이용하여 조성을 분석한 그래프이다.

도 12는 본 발명의 실시예 7에 따라 제조된 Bi-Ti-Si-O 박막의 결정 구조와 유사한 $A_2B_2O_7$ or $A_2B_2O_6Z$ 의 결정구조를 도식화한 것이다.

<도면의 주요 부호에 대한 간단한 설명>

10... 트랜지스터 11... 실리콘 기판

12... 전도성 영역 13... 게이트 전극

14... 게이트 절연막 15a... 소스 전극

15b... 드레인 전극 16... 비활성 영역

17... 스페이서 18... 하부전극

19... 유전체막 20... 상부전극

21... 커패시터 22... 하부구조

【발명의 상세한 설명】

【발명의 목적】

【발명이 속하는 기술분야 및 그 분야의 종래기술】

<22> 본 발명은 비스무트 티타늄 실리콘 산화물, 이로 된 비스무트 티타늄 실리콘 산화물 박막 및 그 제조방법에 관한 것으로서, 보다 상세하기로는 고집적 메모리 소자의 커패시터와 트랜지스터 형성시 이용가능한 고유전율 특성을 갖는 신규한 비스무트 티타늄 실리콘 산화물과, 이로 이루어진 비스무트 티타늄 실리콘 산화물 박막, 그 제조방법 및 상기 비스무트 티타늄 실리콘 산화물 박막을 채용한 커패시터와 트랜지스터 및 이들을 구비한 전자 소자에 관한 것이다.

<23> 메모리의 집적도가 높아지면서 단위 셀의 크기와 커패시터가 차지하는 면적이 극단적으로 작아지고 있다. 따라서, 한정된 면적에 큰 정전용량을 가지는 커패시터를 실현하기 위하여 유전율이 큰 커패시터 유전체를 사용하려는 연구가 계속 되어 왔으며, 이러한 노력의 결과로 종래에 사용되던 SiO_2 , Si_3N_4 와 같은 저유전 물질보다 유전율이 큰 탄탈륨 옥사이드(TaO), 바륨 티타늄 옥사이드(BaTiO_3), 스트론튬 티타늄 옥사이드(SrTiO_3)와 같은 고유전율 물질에 대한 필요성이 대두되고 있다.

<24> 그러나, 이러한 고유전율 물질을 이용한다고 하더라도 3차원 구조를 이용한 패시터 제작이 필요한 실정이며, 이의 구현을 위해서는 MOCVD(metal organic chemical vapor

deposition)이나 ALD(atomic layer deposition) 등의 방법이 이용된다. 그런데, 이들 방법에 의하여 고유전체 박막을 형성하는 경우 다음과 같은 문제점이 발생된다.

<25> 상술한 고유전율 물질 즉, 바륨 티타늄 옥사이드(BaTiO_3), 스트론튬 티타늄 옥사이드(SrTiO_3)은 충분한 증기압을 갖는 프리커서 제조하기가 힘들뿐만 아니라, 실제적으로 이들의 열적, 화학적 안정성이 불량하여 성막시 재현성이 있는 박막을 형성하는데 많은 어려움이 따른다.

<26> 또한, 상기 프리커서를 이용하여 요구되는 증기압을 얻기 위해서는 고온에서 기화, 공급되어야 한다. 이로 인하여 성막 시스템 및 장비가 고온에서 사용되어 각 부품의 수명이 단축된다. 그리고 상기 고유전율 물질을 이용하여 다성분계막을 성막하고자 하는 경우, 박막 형성을 프리커서 혼합물로서 단일 칵테일 용액(single cocktail solution)을 제조하는 경우, 이들 프리커서들간의 반응으로 보관 안정성이 저하되는 문제점이 있다.

【발명이 이루고자 하는 기술적 과제】

<27> 본 발명이 이루고자 하는 첫 번째 기술적 과제는 상기 문제점을 해결하기 위하여 신규한 고유전율 물질로서, 열적, 화학적 안정성이 양호한 비스무트 티타늄 실리콘 산화물을 제공하는 것이다.

<28> 본 발명이 이루고자 하는 두 번째 및 세 번째 기술적 과제는 상기 비스무트 티타늄 실리콘 산화물로 이루어진 박막과, 이를 단순화된 제조공정에 따라 재현성있게 제조하는 방법을 제공하는 것이다.

<29> 본 발명이 이루고자 하는 네 번째, 다섯 번째 및 여섯 번째 기술적 과제는 상기 비스무트 티타늄 실리콘 산화물 박막을 이용하여 전기적 특성이 우수한 반도체 장치의 커패시터와 트랜지스터와, 이들을 채용한 전자 소자를 제공하는 것이다.

【발명의 구성 및 작용】

<30> 상기 첫 번째 기술적 과제를 이루기 위하여 본 발명에서는, 화학식 1로 표시되며 파이로클로르(pyrochlore)상을 갖는 비스무트 티타늄 실리콘 산화물을 제공한다.

<31> <화학식 1>

<32> $\text{Bi}_2(\text{Ti}_{2-x}\text{Si}_x)\text{O}_{7-y}$

<33> 상기식중, x는 0.8 내지 1.3의 수이고, y는 -1 내지 1의 수이다.

<34> 본 발명의 두 번째 기술적 과제를 이루기 위하여 화학식 1로 표시되며 파이로클로르상을 갖는 비스무트 티타늄 실리콘 산화물을 포함하는 비스무트-티타늄-실리콘 산화물 박막이 제공된다.

<35> <화학식 1>

<36> $\text{Bi}_2(\text{Ti}_{2-x}\text{Si}_x)\text{O}_{7-y}$

<37> 상기식중, x는 0.8 내지 1.3의 수이고, y는 -1 내지 1의 수이다.

<38> 본 발명의 세 번째 기술적 과제는 (a1) 비산화성 분위기하에서, 비스무트 프리커서, 티타늄 프리커서 및 실리콘 프리커서의 혼합물을 기화기내에 공급하여 이를 기판 표면에 흡착시키는 단계; 및

- <39> (b1) 상기 기판 표면에 흡착된 결과물을 산화시켜 원자층을 증착시키는 단계를 포함하는 것을 특징으로 하는 화학식 1로 표시되며 파이로클로르상을 갖는 비스무트 티타늄 실리콘 산화물 박막의 제조방법에 의하여 이루어진다.
- <40> <화학식 1>
- <41> $\text{Bi}_2(\text{Ti}_{2-x}\text{Si}_x)\text{O}_{7-y}$
- <42> 상기식중, x는 0.8 내지 1.3의 수이고, y는 -1 내지 1의 수이다.
- <43> 상기 (b1) 단계 이전에는, 상기 기판 표면에 불활성 가스를 퍼지하여 흘려주는 단계를 더 포함하기도 한다.
- <44> 상기 (b1) 단계 이후에, 열처리하는 단계를 더 포함할 수 있다. 여기에서 열처리 단계는 500-800℃ 온도 범위에서, 산화 분위기, 불활성 가스 분위기 또는 진공 조건하에서 이루어진다.
- <45> 상기 (a1) 단계의 비스무트 프리커서, 티타늄 프리커서 및 실리콘 프리커서의 혼합물은 직접 액체 주입(DLI) 방식에 의하여 기화기내로 공급되는 것이 바람직하다.
- <46> 상기 (a1) 단계에서 비스무트 프리커서, 티타늄 프리커서 및 실리콘 프리커서의 혼합물은 비스무트 프리커서, 티타늄 프리커서 및 실리콘 프리커서가 에틸사이클로헥산, 테트라하이드로퓨란, n-부틸 아세테이트, 부티로니트릴로 이루어진 군으로부터 선택된 하나 이상의 용매에 용해하여 얻는다.
- <47> 상기 (a1) 단계의 비산화성 분위기가, 불활성 가스에 의하여 이루어진다.
- <48> 상기 (a1) 단계의 비스무트 프리커서는 $\text{Bi}(\text{MMP})_3$
 $\{\text{Tris}(1\text{-methoxy-2-methyl-2-propoxy})\text{bismuth}\}$, $\text{Bi}(\text{phen})_3$ (단, phen은 페닐기를 나타낸

다), BiCl_3 로 이루어진 군으로부터 선택된 하나 이상이고, 상기 Ti 프리커서는 $\text{Ti}(\text{MMP})_4$ {Tetrakis(1-methoxy-2-methyl-2-propoxy)titanium}, $\text{TiO}(\text{tmhd})_2$ (단, tmhd는 2,2,6,6-테트라메틸헵탄-3,5-디오네이트(2,2,6,6-tetramethylheptane-3,5-dionate)을 나타낸다) $\text{Ti}(\text{i-OPr})_2(\text{tmhd})_2$ (단, i-OPr는 이소프로필기를 나타낸다), $\text{Ti}(\text{dmpd})(\text{tmhd})_2$ (단, dmpd는 디메틸펜탄디올(dimethyl pentanediol)을 나타낸다), $\text{Ti}(\text{depd})(\text{tmhd})_2$ (단, depd는 디에틸 펜탄디올(diethyl pentanediol)을 나타낸다), TiCl_4 로 이루어진 군으로부터 선택된 하나 이상이고, Si 프리커서는 테트라에틸오르토실리케이트(TEOS), SiCl_4 로 이루어진 군으로부터 선택된 하나 이상인 것이 바람직하다.

<49> 상기 (b1) 단계의 산화는 산소, 오존 또는 수증기에 의하여 이루어진다.

<50> 본 발명의 세 번째 기술적 과제는 (a2) 반응기 내부를 산화 분위기로 만드는 단계; 및

<51> (b2) 상기 비스무트 프리커서, 티타늄 프리커서 및 실리콘 프리커서의 혼합물을 반응기내에 공급하고, 이를 기판 표면에 기상 증착시키는 단계를 포함하는 것을 특징으로 하는 화학식 1로 표시되며 파이로클로로상을 갖는 비스무트 티타늄 실리콘 산화물 박막의 제조방법에 의하여 이루어진다.

<52> <화학식 1>

<53> $\text{Bi}_2(\text{Ti}_{2-x}\text{Si}_x)\text{O}_{7-y}$

<54> 상기식중, x는 0.8 내지 1.3의 수이고, y는 -1 내지 1의 수이다.

- <55> 상기 (b2) 단계 이후에는 열처리 단계를 더 포함하기도 한다. 이 열처리단계는 500-800℃ 온도 범위에서, 산화 분위기, 불활성 가스 분위기 또는 진공 조건하에서 이루어지는 것이 바람직하다.
- <56> 상기 (a2) 단계의 산화 분위기가 산소, 오존 또는 수증기에 의하여 이루어진다.
- <57> 상기 (b2) 단계의 비스무트 프리커서, 티타늄 프리커서 및 실리콘 프리커서의 혼합물이 직접 액체 주입(DLI) 방식에 의하여 기화기(vaporizer) 공급되는 것이 바람직하다.
- <58> 상기 (b2) 단계에서 비스무트 프리커서, 티타늄 프리커서 및 실리콘 프리커서의 혼합물은, 비스무트 프리커서, 티타늄 프리커서 및 실리콘 프리커서가 에틸사이클로헥산, 테트라하이드로퓨란, n-부틸 아세테이트, 부티로니트릴로 이루어진 군으로부터 선택된 하나 이상의 용매에 용해하여 얻는다.
- <59> 본 발명의 네 번째 기술적 과제는 하부 전극;
- <60> 상기 하부 전극 상부에 형성된 화학식 1로 표시되며 파이로클로르상을 갖는 비스무트 티타늄 실리콘 산화물로 이루어진 유전체막; 및 상기 유전체막 상부에 형성된 상부 전극을 포함하는 것을 특징으로 하는 반도체 장치의 커패시터에 의하여 이루어진다.
- <61> <화학식 1>
- <62> $\text{Bi}_2(\text{Ti}_{2-x}\text{Si}_x)\text{O}_{7-y}$
- <63> 상기식중, x는 0.8 내지 1.3의 수이고, y는 -1 내지 1의 수이다.
- <64> 본 발명의 다섯 번째 기술적 과제는 소스 전극;
- <65> 드레인 전극;
- <66> 상기 소스 전극과 드레인 전극 사이에 전도성 영역을 갖는 기판;

- <67> 상기 전도성 영역 상부에 형성되어 있고, 화학식 1로 표시되며 파이로클로르상을 갖는 비스무트 티타늄 실리콘 산화물로 이루어진 게이트 절연막; 및
- <68> 상기 게이트 절연막 상부에 형성된 게이트 전극을 포함하는 것을 특징으로 하는 반도체 장치의 트랜지스터에 의하여 이루어진다.
- <69> <화학식 1>
- <70> $\text{Bi}_2(\text{Ti}_{2-x}\text{Si}_x)\text{O}_{7-y}$
- <71> 상기식중, x는 0.8 내지 1.3의 수이고, y는 -1 내지 1의 수이다.
- <72> 본 발명의 여섯 번째 기술적 과제는 하부 전극; 상기 하부 전극 상부에 형성된 화학식 1로 표시되는 비스무트 티타늄 실리콘 산화물로 이루어진 유전체막; 및 상기 유전체막 상부에 형성된 상부전극을 포함하는 커패시터와,
- <73> 소스 전극; 드레인 전극; 상기 소스 전극과 드레인 전극 사이에 전도성 영역을 갖는 기판; 상기 전도성 영역 상부에 형성되어 있고, 화학식 1로 표시되며 파이로클로르상을 갖는 비스무트 티타늄 실리콘 산화물로 이루어진 게이트 절연막; 및 상기 게이트 절연막 상부에 형성된 게이트 전극을 포함하여 된 트랜지스터중 선택된 하나 이상을 채용하는 것을 특징으로 하는 전자 소자에 의하여 이루어진다.
- <74> <화학식 1>
- <75> $\text{Bi}_2(\text{Ti}_{2-x}\text{Si}_x)\text{O}_{7-y}$
- <76> 상기식중, x는 0.8 내지 1.3의 수이고, y는 -1 내지 1의 수이다.
- <77> 상술한 전자 소자는 특히 다이내믹 램 소자인 것이 바람직하다.

- <78> 본 발명은 파이로클로르(pyrochlore) 구조를 갖는 화학식 1로 표시되는 고유전율 물질을 제공한다.
- <79> <화학식 1>
- <80> $\text{Bi}_2(\text{Ti}_{2-x}\text{Si}_x)\text{O}_{7-y}$
- <81> 상기식중, x 는 0.8 내지 1.3의 수이고, y 는 -1 내지 1의 수이다.
- <82> 상기 화학식 1의 비스무트 티타늄 실리콘 산화물(이하, "Bi-Ti-Si-O"로 약칭하기로 함)이 파이로클로르 구조를 갖는다는 것은 다음과 같은 사실에 의하여 확인된다.
- <83> 도 5의 XRD 패턴이 $\text{Bi}_2\text{Ti}_2\text{O}_7$ 의 XRD 패턴과 유사하고(JCPDS card 32-0118, Jour. Cryst. Growth, 41, 317(1997)), 도 11b에 보여지는 HRTEM(High Resolution Transmission Electron Microscope)으로 관찰한 사진과 같이 결정 격자 구성이 균일하게 구성되어 있을 뿐만 아니라, 도 11a에 나타나 바와 같이 하나의 입자에 대해 박막의 두께 방향으로 수행한 STEM-EDX(Scanning Transmission Electron Microscope-Energy Dispersive Spectrometer)의 조성 분석 결과에 의하면 박막의 깊이 방향으로 Bi, Ti, Si의 조성 분포가 균일한 것을 통하여 파이로클로르 구조를 갖는다는 것을 확인된 것이다.
- <84> 파이로클로르 구조($\text{A}_2\text{B}_2\text{X}_7$ or $\text{A}_2\text{B}_2\text{X}_6\text{Z}$, 이때 A와 B는 양이온에 해당하고, X와 Z는 음이온에 해당함)는 등축 결정계로서, 도 12에 보여지는 예와 같이 $(\text{BX}_6)_n$ 다면체가 꼭지점만으로 연결되어 있고, A 양이온은 격자 간극(interstices)에 존재하는 형태로 구성되어 있다. (Jour. Appl. Phys., vol.51, No.1(1980))
- <85> 도 12는 발명의 실시예 7에 따라 제조된 Bi-Ti-Si-O 박막의 결정 구조와 유사한 $\text{A}_2\text{B}_2\text{O}_7$ or $\text{A}_2\text{B}_2\text{O}_6\text{Z}$ 의 결정구조를 도식화한 것으로서, 주황색의 구는 A 양이온에

해당하고, 보라색의 구가 B 양이온이며, 연두색과 하늘색의 구가 음이온 X or Z에 해당한다.

<86> 상기 화학식 1의 비스무트-란탄-실리콘 산화물은 통상적인 성막 방법을 통하여 박막을 형성할 수 있다. 예를 들어, MOCVD(metal organic chemical vapor deposition), 원자층 증착(Atomic Layer Deposition: ALD), 펄스 레이저 증착(Pulsed Laser Deposition: PLD), 분자 빔 에피택시(Molecular Beam Epitaxy: MBE) 등의 방법을 통하여 성막시킬 수 있다. 이들 각각의 제조방법에 따라 후술하기로 한다.

<87> 먼저, ALD법에 의하여 Bi-Ti-Si-O 박막을 형성하는 방법을 살펴보면, 다음과 같다.

<88> 박막을 형성하고자 하는 기판을 가열한 다음, 이 기판을 히터로 이송하여 기판 온도를 소정범위내로 안정화시킨다. 여기에서 기판 온도는 150 내지 700℃, 특히 250 내지 500℃인 것이 바람직하다. 만약 기판 온도가 150℃ 미만인 경우에는 밀도가 높은 박막을 얻지 못하고, 막내 미반응 전구체나 카본(carbon), 염소(chlorine) 등과 같은 불순물이 제거되지 않고 박막내에 남게 되어 결정성 등의 막질 저하를 초래하고, 700℃를 초과하는 경우에는 전구체의 열변형이 심하게 일어나 표면 흡착후 퍼지 단계에서 퍼지될 만큼의 충분한 증기압을 나타내지 못하게 되어 막의 표면 조도(평활도) 악화와 충분한 증기압을 가지지 못한 변형된 ligand에 의해 막내 carbon등의 불순물에 의해 막질 저하를 초래하여 바람직하지 못하다.

<89> 상기 기판은 특별하게 제한되는 것은 아니며, 구체적인 예로서, Ru/SiO₂/Si 기판 또는 Pt/Ti/SiO₂/Si 기판을 들 수 있다.

<90> 이어서, 불활성 가스를 이용하여 비산화성 분위기로 만든다. 이 때 불활성 가스로는 아르곤 가스, 질소 가스 등을 이용하며, 이들 불활성 가스의 유량은 100 내지 300sccm인 것이 적절하다. 만약 불활성가스의 유량이 상기 범위를 벗어나면 산화가스 혹은 기상에 존재하는 프리커서를 퍼지하여 내기에는 긴 시간이 필요하게 되고, 너무 많은량을 불어 넣어 줄 경우 산화 단계나 프리커서 흡착 단계와의 압력차가 커지게 되어 반응기(reactor)의 압력 상태의 변동이 심하게 되어 안정적인 박막을 얻기가 힘들어져 바람직하지 못하다.

<91> 그 후, Bi-Ti-Si-O 박막 형성용 프리커서 혼합물을 기화기(vaporizer)내로 공급한 다음, 이를 증발시켜서 기판 표면에 흡착시킨다. 여기에서 기화기의 온도는 170 내지 300℃, 특히 200 내지 250℃로 조절되는 것이 프리커서 혼합물의 열변형 없이 충분히 기화시킬 수 있어서 바람직하며, Bi-Ti-Si-O 박막 형성용 프리커서 혼합물의 공급량은 0.01 내지 0.3 cc/min인 것이 바람직하다. 상기 기화기의 온도가 170℃ 미만이면, 충분한 증기압을 확보하지 못하게 되어 원하는 량 만큼 프리커서를 기체상태로 만들수가 없고, 300℃를 초과하면 프리커서 혼합물의 열변형의 우려가 있고 그렇게 될 경우 변형된 프리커서의 기화 특성 악화로 충분한 량의 전구체를 반응기로 공급할 수 없게 되어 바람직하지 못하다.

<92> 상기 Bi-Ti-Si-O 박막 형성용 프리커서 혼합물의 공급 방식은 특별하게 제한되는 것은 아니다. 구체적인 예로서, 버블러(bubbler)를 사용하여 공급하는 방법, DLI(Direct Liquid Injection)법을 이용하는 방법이 있다. 여기에서 DLI 방법은 Bi-Ti-Si-O 박막 형성용 프리커서를 용매에 적정 농도로 용해한 다음, 이들을 상온에서 공급되는 source를 충분히 기화시키기 위해 각각의 프리커서나 유기용매의 기화온도 근방의 온도하에 놓여

진 기화기로 직접 공급하여 기화된 프리커서와 유기용매를 반응기(reactor)로 공급하는 방식이다.

<93> 상술한 두가지 방법중 DLI 방법을 이용하는 것이 보다 바람직한데, 그 이유에 대하여 설명하면, 버블러를 이용하는 방법에 따르면 Bi-Ti-Si-O 박막 형성용 프리커서 혼합물이 열에 장기간 노출되는 반면 DLI 방법을 이용하면, 프리커서 소스 혼합물의 경시 변화를 효과적으로 억제할 수 있다는 잇점이 있다.

<94> 상기 Bi-Ti-Si-O 박막 형성용 프리커서 혼합물은 Bi 프리커서, Ti 프리커서 및 Si 프리커서를 용매에 혼합하여 제조된다. 여기에서 Ti의 프리커서의 함량은 Bi 프리커서 1몰을 기준으로 하여 1 내지 3몰을 사용하고, Si 프리커서의 함량은 Bi 프리커서 1몰을 기준으로 하여 0.5 내지 3몰을 사용하는 것이 바람직하다. 만약 Ti 프리커서의 함량이 상기 범위 미만이면 Bi가 상대적용 많이 포함된 박막의 형성 되며 박막의 표면 상태가 나빠지고, 상기 범위를 초과하면 표면 상태는 양호하나 증착 속도가 떨어지고, 전기적으로 특성이 저하되어 바람직하지 못하다. 만약 Si 프리커서의 함량이 상기 범위 미만이면 박막의 표면 상태가 나빠지고, 상기 범위를 초과하면 표면 상태는 양호하나 증착 속도가 떨어지고, 전기적으로 특성이 저하되어 바람직하지 못하다.

<95> 상기 Bi 프리커서로는 $\text{Bi}(\text{MMP})_3\{\text{Tris}(1\text{-methoxy-2-methyl-2-propoxy})\text{bismuth}\}$, $\text{Bi}(\text{phen})_3$ (단, phen은 페닐기를 나타낸다), BiCl_3 등을 이용하고, Ti 프리커서로는 $\text{Ti}(\text{MMP})_4\{\text{Tetrakis}(1\text{-methoxy-2-methyl-2-propoxy})\text{titanium}\}$, $\text{TiO}(\text{tmhd})_2$ (단, tmhd는 2,2,6,6-테트라메틸헵탄-3,5-디오네이트(2,2,6,6-tetramethylheptane-3,5-dionate)을 나타낸다) $\text{Ti}(\text{i-OPr})_2(\text{tmhd})_2$ (단, i-OPr는 이소프로필기를 나타낸다), $\text{Ti}(\text{dmpd})(\text{tmhd})_2$ (단, dmpd는 디메틸펜탄디올(dimethyl pentanediol)을 나타낸다), $\text{Ti}(\text{depd})(\text{tmhd})_2$ (단,

depd는 디에틸 펜탄디올(diethyl pentanediol)을 나타낸다), TiCl_4 등을 이용하고, Si 프리커서로는 테트라에틸오르토실리케이트(TEOS), SiCl_4 등을 이용한다.

<96> 상기 용매는 Bi 프리커서, Ti 프리커서, Si 프리커서를 희석하거나 용해할 수 있는 것이라면 특별하게 제한되는 것은 아니지만, 에틸사이클로헥산(C_8H_{16} : 이하, "ECH"로 약칭함), 테트라하이드로퓨란, n-부틸 아세테이트, 부티로니트릴 등을 이용한다. 이러한 용매의 함량은 Bi 프리커서, Ti 프리커서, Si 프리커서를 함유한 프리커서 혼합물 내에서 각각의 농도가 0.04 내지 0.2M이 되도록 하는 정도로 사용되는 것이 바람직하다.

<97> 상술한 바와 같이, Bi-Ti-Si-O 박막 형성용 프리커서 혼합물을 기판 표면에 흡착시킨 후, 기판 표면에 1층 내지 3층 정도만을 남기고, 그 외의 Bi-Ti-Si-O 박막 형성용 프리커서 혼합물은 불활성 가스를 이용하여 퍼지하여 제거한다. 여기에서 불활성 가스의 유량은 원자층 증착 설비 등에 따라 가변적이거나, 100 내지 300sccm인 것이 바람직하고, 반응기내 작업 압력(working pressure)은 0.5 내지 10 torr인 것이 바람직하다. 이러한 불활성 가스를 이용한 퍼지 공정은 경우에 따라서는 생략할 수도 있다.

<98> 그 후, 기판 표면에 흡착된 Bi-Ti-Si-O 박막 형성용 프리커서 혼합물은 산화 가스를 불어 넣어 산화시켜 원자층4을 증착시켜 Bi-Ti-Si-O 박막을 형성한다. 여기에서 산화 가스로는 산소(O_2), 오존(O_3) 또는 수증기(H_2O)를 이용하며, 이들의 유량은 100 내지 300sccm인 것이 바람직하다.

<99> 상술한 불활성 가스 퍼지, Bi-Ti-Si-O 박막 형성용 프리커서 혼합물 흡착 및 불활성 가스 퍼지 및 산화 단계를 반복적으로 실시하여 목적하는 두께의 Bi-Ti-Si-O 박막을

얻는다. 이와 같이 형성된 Bi-Ti-Si-O 박막의 두께는 50 내지 300Å인 것이 바람직하며, 유전율은 100 내지 200 정도이다.

<100> 상기 Bi-Ti-Si-O 박막 형성후, Bi-Ti-Si-O의 결정화를 증진시켜 보다 더 높은 유전율을 특성을 갖는 박막을 얻기 위하여 고온 열처리 과정을 더 거칠 수도 있다. 이 때 열처리 온도는 500 내지 800℃이고, 열처리시간은 1-30분이고, 열처리 분위기는 산화분위기 또는 진공 분위기로 조성하는 것이 바람직하다. 이 때 산화분위기는 산소(O₂), 오존(O₃) 또는 수증기(H₂O)를 이용하여 조성하며, 진공 조건은 약 0.01 내지 100 mtorr, 특히 약 35mtorr인 것이 바람직하다.

<101> 다음으로, MOCVD법에 의하여 Bi-Ti-Si-O 박막을 형성하는 방법을 살펴보면, 다음과 같다.

<102> 먼저, 반응기(reactor)내부를 산화 분위기로 조성한다. 이 때 산화 분위기는 산소(O₂), 오존(O₃), 수증기(H₂O)와 같은 산화 가스를 이용하여 조성하며, 상기 산화가스의 유량은 증착 설비 등에 따라 가변적이거나, 100-300 sccm인 것이 바람직하다.

<103> 이어서, 박막을 형성하고자 하는 기판의 온도를 소정범위내로 안정화시킨다. 이 때 기판의 온도(반응기의 온도를 의미함)는 300 내지 500℃인 것이 바람직하다. 기판의 온도가 상기 범위를 벗어나는 경우의 문제점은 ALD법에서 설명된 경우와 같다. 그리고 기판의 종류도 ALD법에서 설명된 경우와 같다.

<104> 산화 분위기로 조성된 반응기내에 Bi-Ti-Si-O 박막 형성용 프리커서 혼합물공급하여 기판상에 Bi-Ti-Si-O 박막 형성용 프리커서 혼합물을 증착하여 Bi-Ti-Si-O 박막을 형

성한다. 여기에서 Bi-Ti-Si-O 박막 형성용 프리커서 혼합물의 조성, 공급 방식 등의 조건은 ALD법에서 설명한 경우와 동일하거나 유사하다.

<105> 또한, ALD법과 마찬가지로 Bi-Ti-Si-O 박막 형성후, Bi-Ti-Si-O의 결정화 촉진을 위한 고온 열처리 과정을 더 실시하는 것도 가능하며, 고온 열처리 조건은 거의 동일하다.

<106> 이밖에, 본 발명의 Bi-Ti-Si-O 박막은 PLD법에 의하여 형성가능하다. PLD 법은, 외부에서 입사한 강한 펄스 레이저광이 타겟상에 조사되면, 타겟으로부터 튀어나온 입자들은 추후에 입사한 광에너지에 의하여 플라즈마를 형성하게 된다. 이러한 입자들을 기판 위에 쌓여서 양질의 Bi-Ti-Si-O 박막을 얻을 수 있는 방법이다. 특히 이 방법에 의하면 타겟, 기판, 히터 등의 단순한 부품만이 반응 챔버 내부에 구비되기만 하면 Bi-Ti-Si-O 박막을 형성할 수 있으므로, 높은 산소 분압에서도 증착이 가능하다. 또한, 기판에 도달하는 입자의 운동에너지가 수백 eV이므로, 이미 증착된 박막에는 큰 손상을 주지 않으면서도 비교적 낮은 온도에서 산화물 상을 형성하는 데에 필요한 에너지를 얻을 수 있으므로 우수한 양질의 Bi-Ti-Si-O 박막을 얻을 수 있다. 이 PLD법을 이용한 일실시예에 따른 Bi-Ti-Si-O 박막 제조공정 조건을 살펴보면, 박막이 형성될 기판의 온도는 250 내지 600℃이고, 레이저로는 ArF 레이저(파장: 193nm)를 사용하고, 레이저 빔 크기는 약 0.3 cm²이고, O₂의 가스 압력은 0.1 내지 0.5 torr이고, 반복률은 약 5Hz이다.

<107> MBE (Molecular Beam Epitaxy)법은 산화물 성장을 원자 단위로 제어할 수 있는 방법으로서, 이의 공정 조건을 살펴보면, Bi-Ti-Si-O 박막 형성용 프리커서로는 각각 Bi, Ti, Si₂H₆을 사용하고, 산화 가스로는 산소 또는 오존을 사용한다.

- <108> 한편, 상술한 과정에 따라 얻은 Bi-Ti-Si-O 박막을 이용하면 커패시터를 제조할 수 있다. 본 발명의 커패시터는 상부 전극과 하부 전극 사이에 유전체막으로서, 상술한 Bi-Ti-Si-O 박막이 개재된 구조를 갖는다. 여기에서 상부 전극과 하부 전극은 그 형성재료가 특별하게 제한되는 것은 아니며, 구체적인 형성재료로서 백금족 원소를 들 수 있다. 여기에서 백금족 원소는 루테튬(Ru), 오스뮴(Os), 이리듐(Ir) 및 백금(Pt)으로 이루어진 군으로부터 선택된 하나 이상을 가르킨다.
- <109> 본 발명에 따른 커패시터의 제조방법을 살펴보면 다음과 같다.
- <110> 먼저, Bi-Ti-Si-O 박막 형성을 프리커서 혼합물을 이용하고 ALD, MOCVD, PLD, MBE 등의 성막법에 따라 실시하여 백금족 원소로 된 하부 전극 표면에 Bi-Ti-Si-O 박막을 형성한다.
- <111> 이어서, 상기 Bi-Ti-Si-O 박막 상부에 상부 전극을 형성한다.
- <112> 그 후, 상기 결과물을 고온 열처리한다. 이 열처리 과정은 결정화를 증진시켜 고유 전율 특성을 얻기 위함이다. 경우에 따라서는 이러한 고온 열처리과정은 상부 전극을 형성하기 이전에 실시할 수도 있다. 여기에서 고온 열처리 과정의 공정 조건을 살펴보면, 열처리 온도는 500-800℃이고, 열처리시간은 1 내지 30분이고, 열처리분위기는 산화분위기(O_2 , O_3 가스), 불활성 분위기(N_2) 또는 진공 분위기하에서 이루어진다. 여기에서 만약 열처리 분위기를 진공 분위기로 조성하는 경우, 진공 압력은 0.01 내지 100 mtorr, 특히 약 35 mtorr인 것이 바람직하다.
- <113> 상기 열처리 과정을 끝난 후에는, 보상 열처리 과정을 실시한다. 이 보상 열처리 과정은 유전체막 상부 및 하부에 형성된 전극이 산화에 취약한 경우, 열처리를 실시하여

전극과 Bi-Ti-Si-O 박막사이의 계면에서의 산소 결핍을 보상해주기 위한 것이다. 이 보상 열처리 과정 조건을 살펴보면, 열처리 온도는 500℃ 이하, 바람직하게는 200-450℃이고, 열처리시간은 10-60분이고, 열처리 분위기는 진공 분위기, 공기 분위기 또는 불활성 분위기하에서 실시한다.

<114> 또한, 본 발명의 Bi-Ti-Si-O 박막은 커패시터의 게이트 절연막으로도 유용하게 사용가능하다.

<115> 본 발명의 트랜지스터는 소스 전극과, 드레인 전극과, 상기 소스 전극과 드레인 전극 사이에 전도성 영역을 갖는 기판과, 상기 전도성 영역 상부에 게이트 절연막으로서 형성된 화학식 1로 표시되는 Bi-Ti-Si-O으로 이루어진 박막과, 상기 게이트 절연막 상부에 형성된 게이트 전극을 구비하여 이루어진다.

<116> 본 발명의 일실시예에 따른 트랜지스터의 구조는 도 1a에 나타나 있다. 이를 참조하면, 트랜지스터(10)는, 소스 전극(15a)과 드레인 전극(12b) 사이에 전도성 영역(12)이 형성되어 있는 실리콘 기판(11) 상부에 게이트 전극 (13)이 배치되어 있고, 상기 게이트 전극 (14) 하부에는 게이트 절연막 (14)이 형성되어 있는 구조를 갖는다. 여기에서 상기 게이트 절연막 (14)은 본 발명의 화학식 1로 표시되는 비스무트 티타늄 실리콘 산화물 박막으로 이루어져 있고, 그 양측에는 스페이서(17)가 형성되어 있어서 게이트 전극(13)과 그 하부에 형성된 게이트 절연막(14)을 보호하는 역할을 한다. 도 1a에서 참조번호(16)은 비활성 영역을 나타낸다.

<117> 본 발명에 따른 커패시터 및/또는 트랜지스터는 각종 전자 소자에 적용할수 있다. 이러한 전자 소자의 구체적인 예로서, 다이내믹 램(DRAM) 소자 등이 있다.

<118> 도 1b-1c는 본 발명의 일실시예에 따른 커패시터(C)와 트랜지스터(Tr)를 사용항 메모리 소자의 구조를 나타내는 단면도들이다.

<119> 도 1b-1c에서 참조번호 (10)은 트랜지스터를, (11)은 실리콘 기판을, (12)는 전도성 영역을, (13)은 게이트 전극을, (14)는 게이트 절연막을, (15a)는 소스 전극을, (15b)는 드레인 전극을, (16)은 비활성 영역을, (17)은 스페이서를, (18)은 하부전극을, (19)는 화학식 1로 표시되는 비스무트 티타늄 실리콘 산화물로 된 유전체 박막을, (20)은 상부 전극을, (21)은 커패시터를, (22)는 하부구조를 각각 나타낸다.

<120> 이하, 본 발명을 하기 실시예들을 통하여 예시하기로 하되, 본 발명이 하기 실시예들로만 한정되는 것은 아니다.

<121> 실시예 1

<122> Bi(MMP)₃의 ECH 용액(0.4 mol/L) 30ml, Ti(MMP)₄의 ECH 용액(0.4 mol/L) 25 ml, TEOS를 3.6ml를 혼합하여 ECH 용매 내에 Bi(MMP)₃, Ti(MMP)₄, TEOS를 각각 0.06mol/L, 0.05mol/L, 0.08mol/L 인 Bi-Ti-Si-O 박막 형성용 프리커서 혼합물을 준비하였다.

<123> 상기 프리커서 혼합물을 기화기에 DLI(Direct Liquid Injection) 방식으로 230℃로 유지되고 있는 기화기에 공급하고, 플래시 증발(flash evaporation)시킨 후, 반응기로 이송하여 400℃ 온도로 유지되는 Ru/SiO₂/Si 기판상에 원자층을 증착하여 Bi-Ti-Si-O 박막을 완성하였다.

<124> 실시예 2

- <125> Bi(MMP)₃의 ECH 용액(0.4 mol/L) 25ml, Ti(MMP)₄의 ECH 용액(0.4 mol/L) 30 ml, TEOS를 3.6ml를 혼합하여 ECH 용매 내에 Bi(MMP)₃, Ti(MMP)₄, TEOS를 각각 0.05mol/L, 0.06mol/L, 0.08mol/L 인 Bi-Ti-Si-O 박막 형성용 프리커서 혼합물을 준비하였다.
- <126> 상기 프리커서 혼합물을 기화기에 DLI(Direct Liquid Injection) 방식으로 230℃로 유지되고 있는 기화기에 공급하고, 플래시 증발(flash evaporation)시킨 후, 반응기로 이송하여 400℃ 온도로 유지되는 Ru/SiO₂/Si 기판상에 원자층을 증착하여 Bi-Ti-Si-O 박막을 완성하였다.
- <127> 프리커서 혼합물 제조시, Bi(MMP)₃의 ECH 용액내의 농도가 0.05 mol/L, Ti(MMP)₄의 ECH 용액의 농도가 0.06 mol/L, TEOS의 ECH 용액의 농도가 0.08 mol/L인 것을 제외하고는, 실시예 1과 동일한 방법에 따라 실시하여 Bi-Ti-Si-O 박막을 완성하였다.
- <128> 실시예 3
- <129> Bi(MMP)₃의 ECH 용액(0.4 mol/L) 25ml, Ti(MMP)₄의 ECH 용액(0.4 mol/L) 25 ml, TEOS를 4ml를 혼합하여 ECH 용매 내에 Bi(MMP)₃, Ti(MMP)₄, TEOS를 각각 0.05mol/L, 0.05mol/L, 0.09mol/L 인 Bi-Ti-Si-O 박막 형성용 프리커서 혼합물을 준비하였다.
- <130> 상기 프리커서 혼합물을 기화기에 DLI(Direct Liquid Injection) 방식으로 230℃로 유지되고 있는 기화기에 공급하고, 플래시 증발(flash evaporation)시킨 후, 반응기로 이송하여 400℃ 온도로 유지되는 Ru/SiO₂/Si 기판상에 원자층을 증착하여 Bi-Ti-Si-O 박막을 완성하였다.

- <131> 프리커서 혼합물 제조시, $\text{Bi}(\text{MMP})_3$ 의 ECH 용액의 농도가 0.05 mol/L, $\text{Ti}(\text{MMP})_4$ ECH 용액의 농도가 0.05 mol/L, TEOS의 ECH 용액의 농도가 0.09 mol/L인 것을 제외하고는, 실시예 1과 동일한 방법에 따라 실시하여 Bi-Ti-Si-O 박막을 완성하였다.
- <132> 상기 실시예 1-3에 따라 제조된 Bi-Ti-Si-O 박막에 있어서, 기판 온도에 따른 Bi-Ti-Si-O 박막의 성장률의 변화를 조사하여 도 2에 나타내었다.
- <133> 도 2에서 Bi-Ti-Si-O(Bi rich)는 실시예 1에 대한 것이고, Bi-Ti-Si-O(Ti rich)는 실시예 2에 대한 것이고, Bi-Ti-Si-O(Bi:Ti=1:1)은 실시예 3에 대한 것이다. 이를 참조하면, Bi의 양이 Ti의 양에 비하여 상대적으로 많은 경우, Bi-Ti-Si-O 박막의 성장률의 증가가 관찰되었고, Ti의 양이 많을 수록 Bi-Ti-Si-O 박막의 증가율은 낮게 관찰되었고, 기판 온도에 따른 성장률의 변화가 상대적으로 작게 나타나 원자층 증착 방식에 따라 막을 형성할 때 고온에서도 가능하다는 것을 알 수 있었다.
- <134> 실시예 4
- <135> $\text{Bi}(\text{MMP})_3$ 의 ECH 용액(0.4 mol/L) 35ml, $\text{Ti}(\text{MMP})_4$ 의 ECH 용액(0.4 mol/L) 25 ml, TEOS를 3.6ml를 혼합하여 ECH 용매 내에 $\text{Bi}(\text{MMP})_3$, $\text{Ti}(\text{MMP})_4$, TEOS를 각각 0.07mol/L, 0.05mol/L, 0.08mol/L 인 Bi-Ti-Si-O 박막 형성용 프리커서 혼합물을 준비하였다.
- <136> 상기 프리커서 혼합물을 기화기에 DLI(Direct Liquid Injection) 방식으로 230℃로 유지되고 있는 기화기에 공급하고, 플래시 증발(flash evaporation)시킨 후, 반응기로 이송하여 400℃ 온도로 유지되는 Ru/SiO₂/Si 기판상에 원자층을 증착하여 Bi-Ti-Si-O 박막을 완성하였다.

<137> 프리커서 혼합물 제조시, $\text{Bi}(\text{MMP})_3$ 의 ECH 용액의 농도가 0.07 mol/L, $\text{Ti}(\text{MMP})_3$ 의 ECH 용액의 농도가 0.05 mol/L, TEOS의 ECH 용액의 농도가 0.08 mol/L인 것을 제외하고는, 실시예 1과 동일한 방법에 따라 실시하여 Bi-Ti-Si-O 박막을 완성하였다.

<138> 실시예 5

<139> $\text{Bi}(\text{MMP})_3$ 의 ECH 용액(0.4 mol/L) 25ml, $\text{Ti}(\text{MMP})_4$ 의 ECH 용액(0.4 mol/L) 25 ml, TEOS를 4.4ml를 혼합하여 ECH 용매 내에 $\text{Bi}(\text{MMP})_3$, $\text{Ti}(\text{MMP})_4$, TEOS를 각각 0.05mol/L, 0.05mol/L, 0.1mol/L 인 Bi-Ti-Si-O 박막 형성을 프리커서 혼합물을 준비하였다.

<140> 상기 프리커서 혼합물을 기화기에 DLI(Direct Liquid Injection) 방식으로 230℃로 유지되고 있는 기화기에 공급하고, 플래시 증발(flash evaporation)시킨 후, 반응기로 이송하여 400℃ 온도로 유지되는 Ru/SiO₂/Si 기판상에 원자층을 증착하여 Bi-Ti-Si-O 박막을 완성하였다.

<141> 프리커서 혼합물 제조시, $\text{Bi}(\text{MMP})_3$ 의 ECH 용액의 농도가 0.05 mol/L, $\text{Ti}(\text{MMP})_3$ 의 ECH 용액의 농도가 0.05 mol/L, TEOS의 ECH 용액의 농도가 0.10 mol/L인 것을 제외하고는, 실시예 1과 동일한 방법에 따라 실시하여 Bi-Ti-Si-O 박막을 완성하였다.

<142> 실시예 6

<143> $\text{Bi}(\text{MMP})_3$ 의 ECH 용액(0.4 mol/L) 35ml, $\text{Ti}(\text{MMP})_4$ 의 ECH 용액(0.4 mol/L) 25 ml, TEOS를 3.6ml를 혼합하여 ECH 용매 내에 $\text{Bi}(\text{MMP})_3$, $\text{Ti}(\text{MMP})_4$, TEOS를 각각 0.05mol/L, 0.07mol/L, 0.08mol/L 인 Bi-Ti-Si-O 박막 형성을 프리커서 혼합물을 준비하였다.

<144> 상기 프리커서 혼합물을 기화기에 DLI(Direct Liquid Injection) 방식으로 230℃로 유지되고 있는 기화기에 공급하고, 플래시 증발(flash evaporation)시킨 후, 반응기로

이송하여 400℃ 온도로 유지되는 Ru/SiO₂/Si 기판상에 원자층을 증착하여 Bi-Ti-Si-O 박막을 완성하였다.

- <145> 프리커서 혼합물 제조시, Bi(MMP)₃의 ECH 용액의 농도가 0.05 mol/L, Ti(MMP)₃의 ECH 용액의 농도가 0.07 mol/L, TEOS의 ECH 용액의 농도가 0.08 mol/L인 것을 제외하고는, 실시예 1과 동일한 방법에 따라 실시하여 Bi-Ti-Si-O 박막을 완성하였다.
- <146> 상기 실시예 4-6에 따른 Bi-Ti-Si-O 박막내의 Bi 함량을 ICP-AES를 이용하여 정량 분석을 실시하였고, 그 결과는 도 3과 같다. 도 3에서 Bi-Ti-Si-O(Bi rich)는 실시예 4에 대한 것이고, Bi-Ti-Si-O(Ti rich)는 실시예 5에 대한 것이고, Bi-Ti-Si-O(Bi:Ti=1:1)은 실시예 6에 대한 것이다.
- <147> 도 3을 참조하면, Bi-Ti-Si-O 박막내에 Bi의 함량은 60% 이상 존재하는 것을 알 수 있었다. 이로부터 Bi-Ti-Si-O 박막내에 Bi의 혼입률이 Ti에 비하여 상대적으로 높다는 것을 알 수 있었고, 기판 온도가 400℃ 이하인 경우는, Bi₂O₃ 생성으로 인한 휘발 때문에 발생할 수 있는 박막내 Bi의 함량 감소도 나타나지 않는 것으로 보인다.
- <148> 상기 실시예 6에 따라 제조된 Bi-Ti-Si-O 박막을 SIMS를 이용하여 박막 깊이 방향으로 조성 분포를 관찰하였고, 그 결과는 도 4와 같다.
- <149> 도 4를 참조하면, Bi-Ti-Si-O 박막내에 Si가 혼입되어 있다는 것을 확인할 수 있었다.
- <150> 실시예 7. 커패시터의 제작예
- <151> 기판으로서, Pt(1000Å)/Ti(100Å)/SiO₂(2000Å)/Si 기판을 사용하고, 프리커서 혼합물 제조시, Bi(MMP)₃의 ECH 용액의 농도가 0.04 mol/L, Ti(MMP)₃의 ECH 용액의 농도가

0.08 mol/L, TEOS의 ECH 용액의 농도가 0.08 mol/L이고, 기화기의 온도는 230℃로 하였고, 기판온도는 약 400℃인 조건에서 증착을 실시하고 증착후, O₂ 분위기하에서 600℃에서 30분동안 열처리를 실시한 것을 제외하고는, 실시예 1과 동일한 방법에 따라 실시하여 Bi-Ti-Si-O 박막을 완성하였다.

<152> 상기 실시예 7에 따라 제조된 커패시터에 있어서, 증착시와 600℃에서 열처리한 후의 Bi-Ti-Si-O 박막(두께: 300Å)내에 결정상의 변화를 XRD를 이용하여 관찰하였고, 그 결과는 도 5에 도시된 바와 같다. 도 5에서 (a)는 증착한 경우의 상태이고, (b)는 열처리후의 상태를 나타낸 것이다.

<153> 도 5를 참조하면, 증착후, 열처리하기 이전에도 2 theta 27 degree 근방에서 ★로 표시된 박막의 결정 피크가 관찰되었고, 열처리후에는 ★ 피크가 더 많이 관찰되었을 뿐 아니라 열처리전 27 degree의 피크 강도가 줄고 30 degree 근방의 피크의 강도가 현저히 증가하였다. 이러한 사실로부터 열처리 전후에 결정 배향성의 변화가 있다는 것을 확인할 수 있다.

<154> 상기 실시예 7에 따라 제조된 Bi-Ti-Si-O 박막의 열처리 전 박막의 표면 상태를 SEM(Scanning Electron Microscope)을 이용하여 관찰하였고, 그 결과는 도 6과 같다. 도 6a는 박막 시편을 기울여 표면을 관찰한 상태를 나타낸 것이고, 도 6b는 박막 시편을 바로 위에서 관찰한 상태를 나타낸 것이다.

<155> 도 6을 참조하면, 매우 평활한 박막이 증착되었다는 것을 확인할 수 있었고, AFM(Atomic Force Microscope)로 표면 경도(roughness)를 측정한 결과 RMS(root mean square) 값으로 6.6Å 정도로 작은 값을 나타냈다.

- <156> 상기 실시예 7에 따라 제조된 Bi-Ti-Si-O 박막의 전기적 특성을 조사하였고, 그 결과는 도 7에 나타난 바와 같다.
- <157> 도 7의 (a)는 공급된 프리커서의 비율을 바꾸어 박막의 조성을 변화시켰을 때 유전율 변화를 나타낸 것인데 이때 박막은 열처리 후(700℃, 5분)의 결과이고, (b)는 증착후와 열처리후(700℃, 5분)의 유전율의 변화를 나타낸 것이다
- <158> 도 7a를 참조하면, (Bi-Ti-Si-O 물질은 박막내 양이온 조성 변화에 따라 유전율이 변하는 것을 볼 수 있는데 이는 박막의 양이온 조성비가 유전율 변화에 미치는 영향이 큼을 알 수 있었고, 도 7b를 참조하면, 증착후, 유전율은 73이고, 어닐링후에는 유전율이 193이었다. 여기에서 손실률(loss factor)은 3% 미만이었다. 여기에서 손실율이란 커패시턴스 등의 유전 특성을 측정할 때 가해주는 AC 입력 신호에 대해 얼마만큼의 손실이 있느냐는 정도를 나타낸다.
- <159> 실시예 8. 커패시터의 제작예
- <160> Bi(MMP)₃의 ECH 용액(0.4 mol/L) 22.5ml, Ti(MMP)₄의 ECH 용액(0.4 mol/L) 37.5ml, TEOS를 3.6ml를 혼합하여 ECH 용매 내에 Bi(MMP)₃, Ti(MMP)₄, TEOS를 각각 0.045mol/L, 0.075mol/L, 0.08mol/L 인 Bi-Ti-Si-O 박막 형성용 프리커서 혼합물을 준비하였다.
- <161> 상기 프리커서 혼합물을 기화기에 DLI(Direct Liquid Injection) 방식으로 230℃로 유지되고 있는 기화기에 공급하고, 플래시 증발(flash evaporation)시킨 후, 반응기로 이송하여 400℃ 온도로 유지되는 Ru/SiO₂/Si 기판상에 원자층을 증착하여 Bi-Ti-Si-O 박막을 완성하였다.

<162> 상기 프리커서 혼합물을 기화기에 DLI 방식으로 공급하고, 플래시 증발시킨 후, 반응기로 이송하여 Ru 전극이 형성된 기판상에 원자층 증착을 실시한 다음, 이를 700℃에서 10분간 열처리하여 Bi-Ti-Si-O 박막(두께: 350 Å)을 형성하였다. 이어서, 상기 Bi-Ti-Si-O 박막 상부에 Ru 전극을 형성하여 커패시터를 완성하였다.

<163> 상기 커패시터의 캐피시턴스를 측정하여 유전율을 계산하였고, 그 결과는 도 8에 도시하였다. 도 8에는 비교 물질들에 유전율값을 함께 나타나 있다.

<164> 도 8을 참조하면, 상기 실시예 8에 따라 제조된 Bi-Ti-Si-O 박막의 유전율은 198로서, 다른 물질(예: SrTiO₃: 유전율 100)들의 경우와 비교하여 유전율이 매우 크다는 것을 확인할 수 있었다.

<165> 실시예 9. 커패시터의 제작예

<166> Bi(MMP)₃의 ECH 용액(0.4 mol/L) 22.5ml, Ti(MMP)₄의 ECH 용액(0.4 mol/L) 37.5ml, TEOS를 3.6ml를 혼합하여 ECH 용매 내에 Bi(MMP)₃, Ti(MMP)₄, TEOS를 각각 0.045mol/L, 0.075mol/L, 0.08mol/L 인 Bi-Ti-Si-O 박막 형성용 프리커서 혼합물을 준비하였다.

<167> 상기 프리커서 혼합물을 기화기에 DLI(Direct Liquid Injection) 방식으로 230℃로 유지되고 있는 기화기에 공급하고, 플래시 증발(flash evaporation)시킨 후, 반응기로 이송하여 400℃ 온도로 유지되는 Ru/SiO₂/Si 기판상에 원자층을 증착하여 Bi-Ti-Si-O 박막을 완성하였다.

<168> 상기 Bi-Ti-Si-O 박막 형성용 프리커서 혼합물을 기화기에 DLI 방식으로 공급하고, 플래시 증발시킨 후, 반응기로 이송하여 400℃에서 Ru/SiO₂/Si 기판상에 원자층 증착을

실시하였다. 그 후, 상기 결과물을 600℃에서 10분간 열처리를 실시하여 Bi-Ti-Si-O 박막(두께: 350 Å)을 형성하였다.

<169> 상기 Bi-Ti-Si-O 박막 상부에 Ru 전극을 형성한 다음, Ru의 산화를 막기 위하여 진공(35mtorr), 600℃에서 10분동안 열처리를 실시하였다. 이어서, 누설전류를 감소시키기 위하여 400℃, 공기 분위기하에서 30분동안 열처리하여 커패시터를 완성하였다.

<170> 상기 실시예 9에 따라 제조된 Bi-Ti-Si-O 박막의 열처리전 박막의 표면 상태를 AFM을 이용하여 관찰하였고, 그 결과는 도 9와 같다.

<171> 도 9a는 400℃에서 증착한 후의 박막 표면 상태를 나타낸 것이고, (b)는 600℃에서 10분동안 진공 열처리한 후, 400℃에서 공기 분위기하에서 열처리한 후의 박막 표면 상태를 나타낸 것이다.

<172> 도 9a를 참조하면, 400℃에서 증착한 경우, 매우 평활한 박막이 증착되었다는 것을 확인할 수 있었고, 경도가 RMS값으로 약 4Å 정도로 작은 값을 나타냈다. 그리고 도 9b를 참조하면, 열처리후, 경도는 RMS값으로 약 12Å 정도로 작은 값을 나타냈다.

<173> 상기 실시예 9에 따라 커패시터의 전기적 특성을 조사하였고, 그 결과는 도 10a-b에 나타내었다.

<174> 도 10a는 전압에 따른 전류 변화를 나타낸 것으로서, 이를 참조하면, DRAM의 규격인 10^{-7} A/cm² (@ 1V)를 확보할 수 있다는 것을 알 수 있었다.

<175> 도 10b는 증착후와 열처리 후의 Tox의 변화를 나타낸 것으로서, 이를 참조하면, 증착후, Tox는 20Å 이고, 어닐링후에는 16G 이상의 DRAM에서 요구되는 7Å의 특성을 확보

할 수 있다는 것을 알 수 있었다. 이 때 T_{ox} 는 유전체의 박막 두께를 SiO_2 층의 두께로 환산한 값으로 그 값이 작을수록 유전율이 큰 우수한 유전막이라고 할 수 있다.

<176> 한편, 상기 실시예 8에 따라 제조된 Bi-Ti-Si-O 박막의 유전율을 측정하였다.

<177> 그 결과, 증착후에는 Bi-Ti-Si-O 박막의 유전율이 96이고, 열처리후에는 유전율이 230으로 나타났다.

【발명의 효과】

<178> 본 발명의 비스무트 티타늄 실리콘 산화물은 고유전율 특성을 갖고 있는 물질로서, 열적, 화학적 안정성이 우수하다. 이러한 비스무트 티타늄 실리콘 산화물로 된 박막은, 반도체 장치의 커패시터를 구성하는 유전체막과 트랜지스터의 게이트 절연막으로서 유용하게 사용할 수 있다.


<179> 상술한 비스무트 티타늄 실리콘 산화물 박막을 이용한 본 발명에 따른 커패시터와 트랜지스터를 채용하면 전기적 특성이 우수한 DRAM 등의 전자 소자를 제조할 수 있다.

【특허청구범위】

【청구항 1】

화학식 1로 표시되며 파이로클로르(pyrochlore)상을 갖는 비스무트 티타늄 실리콘 산화물.

< 화학식 1 >




상기식중, x는 0.8 내지 1.3의 수이고, y는 -1 내지 1의 수이다.

【청구항 2】

화학식 1로 표시되며 파이로클로르상을 갖는 비스무트 티타늄 실리콘 산화물을 포함하는 비스무트-티타늄-실리콘 산화물 박막.

< 화학식 1 >




상기식중, x는 0.8 내지 1.3의 수이고, y는 -1 내지 1의 수이다.

【청구항 3】

(a1) 비산화성 분위기하에서, 비스무트 프리커서, 티타늄 프리커서 및 실리콘 프리커서의 혼합물을 기화기내에 공급하여 이를 기판 표면에 흡착시키는 단계; 및

(b1) 상기 기판 표면에 흡착된 결과물을 산화시켜 원자층을 증착시키는 단계를 포함하는 것을 특징으로 하는 화학식 1로 표시되며 파이로클로르상을 갖는 비스무트 티타늄 실리콘 산화물 박막의 제조방법.

<화학식 1>



상기식중, x는 0.8 내지 1.3의 수이고, y는 -1 내지 1의 수이다.

【청구항 4】

제3항에 있어서, 상기 (b1) 단계 이전에, 상기 기판 표면에 불활성 가스를 퍼지하여 흘려주는 단계를 더 포함하는 것을 특징으로 하는 화학식 1로 표시되는 비스무트-티타늄-실리콘 산화물 박막의 제조방법.

【청구항 5】

제3항에 있어서, 상기 (b1) 단계 이후에, 열처리하는 단계를 더 포함하는 것을 특징으로 하는 비스무트-티타늄-실리콘 산화물 박막의 제조방법.

【청구항 6】

제5항에 있어서, 상기 열처리 단계가 500-800℃ 온도 범위에서, 산화 분위기, 불활성 가스 분위기 또는 진공 조건하에서 이루어지는 것을 특징으로 하는 비스무트-티타늄-실리콘 산화물 박막의 제조방법.

【청구항 7】

제3항 내지 제6항중 어느 한 항에 있어서, 상기 (a1) 단계의 비스무트 프리커서, 티타늄 프리커서 및 실리콘 프리커서의 혼합물이 직접 액체 주입(DLI) 방식에 의하여 기화기내로 공급되는 것을 특징으로 하는 비스무트-티타늄-실리콘 산화물 박막의 제조방법.

【청구항 8】

제3항 내지 제6항중 어느 한 항에 있어서, 상기 (a1) 단계에서 비스무트 프리커서, 티타늄 프리커서 및 실리콘 프리커서의 혼합물이,

비스무트 프리커서, 티타늄 프리커서 및 실리콘 프리커서가 에틸사이클로헥산, 테트라하이드로퓨란, n-부틸 아세테이트, 부티로니트릴로 이루어진 군으로부터 선택된 하나 이상의 용매에 용해하여 얻은 것을 특징으로 하는 비스무트-티타늄-실리콘 산화물 박막의 제조방법.

【청구항 9】

제3항 내지 제6항중 어느 한 항에 있어서, 상기 (a1) 단계의 비산화성 분위기가, 불활성 가스에 의하여 이루어지는 것을 특징으로 하는 비스무트-티타늄-실리콘 산화물 박막의 제조방법.

【청구항 10】

제3항 내지 제6항중 어느 한 항에 있어서, 상기 (a1) 단계의 비스무트 프리커서는 $\text{Bi(MMP)}_3\{\text{Tris(1-methoxy-2-methyl-2-propoxy)bismuth}\}$, Bi(phen)_3 (단, phen은 페닐기를 나타낸다), BiCl_3 로 이루어진 군으로부터 선택된 하나 이상이고,

상기 Ti 프리커서는 $\text{Ti(MMP)}_4\{\text{Tetrakis(1-methoxy-2-methyl-2-propoxy)titanium}\}$, TiO(tmhd)_2 (단, tmhd는 2,2,6,6-테트라메틸헵탄-3,5-디오네이트(2,2,6,6-tetramethylheptane-3,5-dionate)을 나타낸다) $\text{Ti(i-OPr)}_2(\text{tmhd})_2$ (단, i-OPr는 이소프로필기를 나타낸다), $\text{Ti(dmpd)}(\text{tmhd})_2$ (단, dmpd는 디메틸펜탄디올(dimethyl

pentanediol)을 나타낸다), $Ti(depd)(tmhd)_2$ (단, depd는 디에틸 펜탄디올(diethyl pentanediol)을 나타낸다), $TiCl_4$ 로 이루어진 군으로부터 선택된 하나 이상이고,

상기 Si 프리커서는 테트라에틸오르토실리케이트(TEOS), $SiCl_4$ 로 이루어진 군으로부터 선택된 하나 이상인 것을 특징으로 하는 비스무트-티타늄-실리콘 산화물 박막의 제조방법.

【청구항 11】


제3항 내지 제6항중 어느 한 항에 있어서, 상기 (b1) 단계의 산화가 산소, 오존 또는 수증기에 의하여 이루어지는 것을 특징으로 하는 비스무트-티타늄-실리콘 산화물 박막의 제조방법.

【청구항 12】

(a2) 반응기 내부를 산화 분위기로 만드는 단계; 및

(b2) 상기 비스무트 프리커서, 티타늄 프리커서 및 실리콘 프리커서의 혼합물을 반응기내에 공급하고, 이를 기판 표면에 기상 증착시키는 단계를 포함하는 것을 특징으로 하는 화학식 1로 표시되며 파이로클로로상을 갖는 비스무트 티타늄 실리콘 산화물 박막의 제조방법.

<화학식 1>



상기식중, x는 0.8 내지 1.3의 수이고, y는 -1 내지 1의 수이다.

【청구항 13】

제12항에 있어서, 상기 (b2) 단계 이후에 열처리 단계를 더 포함하는 것을 특징으로 하는 화학식 1로 표시되는 비스무트-티타늄-실리콘 산화물 박막의 제조방법.

【청구항 14】

제13항에 있어서, 상기 열처리 단계가 500-800℃ 온도 범위에서, 산화 분위기, 불활성 가스 분위기 또는 진공 조건하에서 이루어지는 것을 특징으로 하는 화학식 1로 표시되는 비스무트-티타늄-실리콘 산화물 박막의 제조방법.

【청구항 15】

제12항 내지 제14항 중 어느 한 항에 있어서, 상기 (a2) 단계의 산화 분위기가 산소, 오존 또는 수증기에 의하여 조성되는 것을 특징으로 하는 화학식 1로 표시되는 비스무트-티타늄-실리콘 산화물 박막의 제조방법.

【청구항 16】

제12항 내지 제14항 중 어느 한 항에 있어서, 상기 (b2) 단계의 비스무트 프리커서, 티타늄 프리커서 및 실리콘 프리커서의 혼합물이 직접 액체 주입(DLI) 방식에 의하여 반응기내에 공급되는 것을 특징으로 하는 화학식 1로 표시되는 비스무트-티타늄-실리콘 산화물 박막의 제조방법.

【청구항 17】

제12항 내지 제14항 중 어느 한 항에 있어서, 상기 (b2) 단계에서

비스무트 프리커서, 티타늄 프리커서 및 실리콘 프리커서의 혼합물이,

비스무트 프리커서, 티타늄 프리커서 및 실리콘 프리커서가 에틸사이클로헥산, 테트라하이드로퓨란, n-부틸 아세테이트, 부티로니트릴로 이루어진 군으로부터 선택된 하나 이상의 용매에 용해하여 얻는 것을 특징으로 하는 비스무트-티타늄-실리콘 산화물 박막의 제조방법.

【청구항 18】

제12항 내지 제14항 중 어느 한 항에 있어서, 상기 (b2) 단계의 비스무트 프리커서는 $\text{Bi}(\text{MMP})_3\{\text{Tris}(1\text{-methoxy-2-methyl-2-propoxy})\text{bismuth}\}$, $\text{Bi}(\text{phen})_3$ (단, phen은 페닐기를 나타낸다), BiCl_3 로 이루어진 군으로부터 선택된 하나 이상이고,

상기 Ti 프리커서는 $\text{Ti}(\text{MMP})_4\{\text{Tetrakis}(1\text{-methoxy-2-methyl-2-propoxy})\text{titanium}\}$, $\text{TiO}(\text{tmhd})_2$ (단, tmhd는 2,2,6,6-테트라메틸헵탄-3,5-디오네이트(2,2,6,6-tetramethylheptane-3,5-dionate)을 나타낸다) $\text{Ti}(\text{i-OPr})_2(\text{tmhd})_2$ (단, i-OPr는 이소프로필기를 나타낸다), $\text{Ti}(\text{dmpd})(\text{tmhd})_2$ (단, dmpd는 디메틸펜탄디올(dimethyl pentanediol)을 나타낸다), $\text{Ti}(\text{depd})(\text{tmhd})_2$ (단, depd는 디에틸 펜탄디올(diethyl pentanediol)을 나타낸다), TiCl_4 로 이루어진 군으로부터 선택된 하나 이상이고,


상기 Si 프리커서는 테트라에틸오르토실리케이트(TEOS), SiCl_4 로 이루어진 군으로부터 선택된 하나 이상인 것을 특징으로 하는 비스무트-티타늄-실리콘 산화물 박막의 제조방법.

【청구항 19】

하부 전극;

상기 하부 전극 상부에 형성된 화학식 1로 표시되며 파이로클로르상을 갖는 비스무트 티타늄 실리콘 산화물로 이루어진 유전체막; 및 상기 유전체막 상부에 형성된 상부 전극을 포함하는 것을 특징으로 하는 반도체 장치의 커패시터.

<화학식 1>



상기식중, x는 0.8 내지 1.3의 수이고, y는 -1 내지 1의 수이다.

【청구항 20】

소스 전극;


드레인 전극;

상기 소스 전극과 드레인 전극 사이에 전도성 영역을 갖는 기판;

상기 전도성 영역 상부에 형성되어 있고, 화학식 1로 표시되며 파이로클로르상을 갖는 비스무트 티타늄 실리콘 산화물로 이루어진 게이트 절연막; 및

상기 게이트 절연막 상부에 형성된 게이트 전극을 포함하는 것을 특징으로 하는 반도체 장치의 트랜지스터.

<화학식 1>




상기식중, x는 0.8 내지 1.3의 수이고, y는 -1 내지 1의 수이다.

【청구항 21】

하부 전극; 상기 하부 전극 상부에 형성된 화학식 1로 표시되는 비스무트 티타늄 실리콘 산화물로 이루어진 유전체막; 및 상기 유전체막 상부에 형성된 상부전극을 포함하는 커패시터와,

소스 전극; 드레인 전극; 상기 소스 전극과 드레인 전극 사이에 전도성 영역을 갖는 기판; 상기 전도성 영역 상부에 형성되어 있고, 화학식 1로 표시되며 파이로클로르산을 갖는 비스무트 티타늄 실리콘 산화물로 이루어진 게이트 절연막; 및 상기 게이트 절연막 상부에 형성된 게이트 전극을 포함하여 된 트랜지스터중 선택된 하나 이상을 채용하는 것을 특징으로 하는 전자 소자.

<화학식 1>




상기식중, x는 0.8 내지 1.3의 수이고, y는 -1 내지 1의 수이다.

【청구항 22】


제21항에 있어서, 다이내믹 램 소자인 것을 특징으로 하는 전자 소자.

【도면】


【도 1a】




【도 1b】




【도 1c】




【도 2】




【도 3】




【도 4】




【도 5】




【도 6a】




【도 6b】




【도 7a】




【도 7b】




【도 8】




【도 9a】




【도 9b】





【도 10a】





【도 10b】



【도 11a】



【도 11b】



【도 12】

